PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10199934 A

(43) Date of publication of application: 31 . 07 . 98

(51) Int. CI

H01L 21/60

(21) Application number: 09003646

(22) Date of filing: 13 . 01 . 97

(71) Applicant:

HITACHI LTD

(72) Inventor:

OKUNAKA MASAAKI OZEKI YOSHIO


(54) MOUNTING STRUCTURE OF SEMICONDUCTOR ELEMENT AND MOUNTING METHOD THEREOF


(57) Abstract:

PROBLEM TO BE SOLVED: To realize a flip-chip attach mounting system, using an anisotropically conductive film to reduce cost, without forming Au bumps on electrode pads of semiconductor elements.

SOLUTION: A flip-chip attach type semiconductor element mounting structure with semiconductor elements 1 mounted on a circuit board 2, using an anisotropically conductive film 3, comprises electrodes 15 arranged in parallel to constitute the semiconductor elements 1, without forming bumps for the electrodes and protrudent connection pads 11 arranged at positions mutually facing on the electrodes on mounting regions of the circuit board facing at the semiconductor elements 1. Each pad 11 is connected to each electrode 15 through conductive particles 10 existing in the anisotropically conductive film.

COPYRIGHT: (C)1998,JPO





(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-199934

(43)公開日 平成10年(1998) 7月31日

(51) Int.Cl.4

HO1L 21/60

機別記号 311 FΙ

HO1L 21/60

311S

審査請求 未請求 請求項の数12 OL (全 10 頁)

(21	١н	100	丞	异
(21	/Ц	110	-	

特爾平9-3646

(71)出版人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(22) 山薫日

平成9年(1997)1月13日

(72) 発明者 臭中 正昭

神奈川県横浜市戸塚区古田町292番地株式

会社日立製作所生産技術研究所内

(72)発明者 大阪 良雄

神奈川県横浜市戸塚区吉田町292番地株式

会社日立製作所生產技術研究所內

(74)代理人 弁理士 高橋 明夫 (外1名)


(54) [発明の名称] 半導体素子実装構造体及び半導体案子実装方法

(57)【要約】

【課題】半導体素子の電極パッドに金パンプを形成することなく、異方性導電フィルムを用いたフリップチップアタッチ実装方式を実現してコスト低減をはかった半導体素子実装抗造体および半導体素子実装方法を提供することにある。

【解決手段】半導体素子1を異方性導電フィルム3により回路基板2に実装したフリップチップアタッチ方式の半導体素子実装構造体において、前記半導体素子1をバンプが形成されていない電極15を並設して構成し、前記半導体素子と対向する回路基板上の実装面領域において突起状の接続パッド部11、12、13を前記各電極に対向する位置に並設し、該各突起状の接続パッド部11、12、13と前記各電極15の間を前記異方性導電フィルムに内在する導電粒子10で接続して構成したことを特徴とする。

図 1



【特許請求の範囲】

【請求項1】半導体素子を異方性導電フィルムにより回 路基板に実装したフリップチップアタッチ方式の半導体 紫子実装構造体において、前記半導体紫子をバンプが形 成されていない電価を複数並設して構成し、前記半導体 素子と対向する回路基板上の実装面領域において突起状 の接続パッド部を前記各電極に対向する位置に複数並設 し、該各突起状の接続パッド部と前記各電極の間を前記 異方性導電フィルムに内在する導電粒子で接続して構成 したことを特徴とする半導体素子実装構造体。

【請求項2】 半導体素子を異方性導電フィルムにより回 路基板に実装したフリップチップアタッチ方式の半導体 素子実装構造体において、前記半導体索子をバンプが形 成されていない電極を複数並設して構成し、前記半導体 素子と対向する回路基板上の実装面領域において接続パ ッド部を前記各電極に対する間隙を狭めて対向する位置 に複数並設し、該各接続パッド部と前記各電極の間を前 記異方性導電フィルムに内在する導電粒子で接続して構 成したことを特徴とする半導体素子実装構造体。

【請求項3】半導体素子を異方性導電フィルムにより回 路基板に実装したフリップチップアタッチ方式の半導体 素子実装構造体において、前記半導体素子をバンプが形 成されていない電極を複数並設して構成し、前記半導体 集子と対向する回路基板上の実装面領域において複数の 配線パターンの各々に接続された突起状の接続パッド部 を前記各電征に対向する位置に複数並設し、該各突起状 の接続パッド部と前記各電極の間を前記異方性導電フィ ルムに内在する導電粒子で接続して構成したことを特徴 とする半導体衆子実装構造体。

【請求項4】半導体需子を異方性導電フィルムにより回 路差板に実装したフリップチップアタッチ方式の半導体 素子実装構造体において、前記半導体素子をバンプが形 成されていない電極を複数並設して構成し、前記半導体 素子と対向する回路基板上の実装領域において複数の配 線パターンの各々に接続され、局部的に変形させること によって突起した接続パッド部を前記各電極に対向する 位置に複数並設し、該各突起した接続パッド部と前記各 電極の間を前記異方性専電フィルムに内在する等電粒子 で接続して構成したことを特徴とする半導体素子実装構 造体。

【請求項5】半導体素子を異方性等電フィルムにより回 路基板に実装したフリップチップアタッチ方式の半導体 素子実装構造体において、前記半導体素子をバンプが形 成されていない電極を複数並設して構成し、前記半導体 素子と対向する回路基板上の実装値域において下層につ ながった接続パッド部のみを前記各電医に対向する位置 に複数並設し、該各接続パッド部と前記各電極の間を前 記異方性導電フィルムに内在する導電粒子で接続して構 成したことを特徴とする半導体素子実芸構造体。

【請求項6】パンプを形成していたい電視を複数凱旋し

た半導体素子と、半導体素子の側に突起状に変形した導 体で形成された接続パッド部を前記各電極と対向するよ うに複数並設した回路基板とを異方性導電フィルムを介 して接続接着して構成したことを特徴とする半導体紫子 实装構造体。

2

【請求項7】フレキシブル回路基板に異方性導電フィル ムを貼付ける異方性導電フィルム貼付工程と、該異方性 導電フィルムを貼付けたフレキシブル回路基板を、バン プを形成していない電極を複数並設した半導体素子に対 10 して位置合わせして搭載する搭載工程と、該搭載工程で 半導体素子に対して搭載されたフレキシブル回路基板に 対して前記各電極の配置に対応して形成された複数の突 起を有する加熱ヘッドを押しつけることによってフレキ シブル回路基板上に形成された導体を突起状に変形させ て複数の接続パッド部を形成して該各接続パッド部と前 記各電極との間を異方性導電フィルムに内在する導電粒 子で接続する加熱ヘッド押付工程とを有することを特徴 とする半導体衆子実装方法。

【請求項8】バンプを形成していない電極を複数並設し た半導体素子に異方性導電フィルムを貼付ける異方性導 電フィルム貼付工程と、フレキシブル回路基板を、前記 異方性導電フィルムを貼付けた半導体素子に対して位置 合わせして搭載する搭載工程と、該搭載工程で半導体系 子に対して搭載されたフレキシブル回路基板に対して前 記各電極の配置に対応して形成された複数の突起を有す る加熱ヘッドを押しつけることによってフレキシブル回 路基板上に形成された導体を突起状に変形させて複数の 接続パッド部を形成して該各接続パッド部と前記各電極 との間を異方性導電フィルムに内在する導電粒子で接続 30 する加熱ヘッド押付工程とを有することを特徴とする半 评体系子实装方法。

【請求項9】バンプを形成していない電極を複数並設し た半導体素子と、導体からなる突起を有する接続パッド 部を複数並設した回路基板とを、異方性導電フィルムで 接続接着して構成したことを特徴とする半導体素子実装

【請求項10】前記導体からなる突起を、導電性接着剤 の硬化物で形成したことを特徴とする請求項 9 記載の半 连体索子实装精造体。

【請求項11】前記導体からなる突起を、金属材料で形 成したことを特徴とする請求項9記載の半導体条子実装 構造休.

【請求項12】バンプを形成していない電極を複数並設 した半導体素子と、ピアホール上に形成された接続バッ ド部を複数並設した回路基板とを、異方性導電フィルム て接続接着して構成したことを特徴とする半導体素子実 装摘造体。

【発明の詳細な説明】

[0001]

【発明の底する技術が新】な発明は、異方性滞電フィル

ムを用いたフリップチップアタッチ方式で半導体素子を 回路基板に接続実装した半導体素子実装構造体および半 導体素子実装方法に関する。

[0002]

【従来の技術】民生機器、特にノートパソコン、携帯電 話、PHS、PDAなどの携帯情報端末機器においては 高密度実装の必要性が益々高くなっている。これに対応 すべくこれらの機器における半導体素子の実装は、従来 のパッケージ半導体実装から、半導体素子を直接基板に 実装する、いわゆるベアチップ実装方式が主流になりつ 10 つある。また、機器の小形化にともない、カメラ、ムー ピの例からわかるように実装部材の種類、組合せ、組立 て、が複雑になり基板としてフレキシブルプリント基板 も多用されている。製品の高機能化、高密度実装化に対 応するために、このフレキシブルブリント差板にも半導 休素子を実装する必要のある場合も多くなっている。

【0003】従来のベアチップ実装方法は、(1)半導 体チップ21をフェースアップで回路基板22に接着 し、半導体チップ21と回路基板22のパッド間を金線 23で接続し、さらにボッティング側脂24で封止する 20 方法(図12に示す。)と、(2)はんだ、導電性接着 剤、異方性導電フィルムなどを接続材料とし、チップを フェースダウンで回路基板に接続接着する方法(フリッ ブチップアタッチ方式)とがある。

【0004】前者の方法はチップの面積以外にワイヤボ ンディング用のパッド面積が必要であるのに比べ、後者 の方法は回路差板22の必要搭載面積はチップサイズの みであり、究極の高密度実装方式であると考えられ、下 記のようなフリップチップアタッチ方式が提案されてい

【0005】(2-1)はんだ方式: 半導体チップ21 のアルミ電極25上にバリアメタル26を形成し、回路 基板22と半導体チップ21とをはんだ27で接続す る。次いで半導体チップ21と回路基板22との隙間に 樹脂28を充填硬化する(図13に示す。)。

【0006】(2-2)導電性接着削方式:半導体チッ プ21のアルミ電極25上にワイヤバンプ方式で金バン プ29を形成する。つぎに、金バンプ29の先端に導電 性接着剤30を塗布し回路基板22に接着する。最後に 半導体チップ21と回路差板22との隙間に倒脂28を 40 充填硬化する(図14に示す。)。

【0007】(2-3)異方性導電フィルム方式:アル ミ電極25上にワイヤバンプ方式、メッキ法などで金パ ンプ29を形成した半導体チップ21と回路基板22と を異方性導電フィルム31を介して加熱圧着する(図1 うに示す。)。

【0008】以上のフリップチップアタッチ方式のう ち、異方性導電フィルム方式は、工程数が少なく工完時 間が短い点で載し右利な方法である。

を図16に示す。異方性薄電フィルムを回路基板22の 接続端子部に貼り付ける。次に、ワイヤバンプ法、メッ キ法などによりアルミ電極25上に金パンプ29を形成 した半導体チップ21を位置合わせ後、加熱ヘッドで半 導体チップ21を回路差板22に圧着する。この加熱圧 着により、チップの金パンプ電極29と回路基板の接続 パッドとが導電粒子を介して電気的に接続される。接続 部以外の導電粒子は圧力を受けないため元の分散状態を 保ったままであり隣接電極間の絶縁性が確保される。 (0010)

【発明が解決しようとする課題】上記したように、異方 性導電フィルムによる半導体素子のフリップチップアタ ッチ実装方式は、工程数が少なくまた工完時間も短か く、工業的に有利で実用性の高い方式である。しかしな がら、従来の方法では半導体素子の電極パッドに金パン プを形成する必要が生じ、コスト高になるという課題を 有していた。

【0011】本発明の目的は、上記課題を解決すべく、 半導体素子の電極パッドに金パンプを形成することな く、異方性導電フィルムを用いたフリップチップアタッ チ実装方式を実現してコスト低減をはかった半導体素子 実装構造体および半導体素子実装方法を提供することに ある.

[0012]

【課題を解決するための手段】上記目的を達成するため に、本発明は、半導体素子を異方性導電フィルムにより 回路差板に実装したフリップチップアタッチ方式の半導 体素子実装構造体において、前記半導体素子をバンプが 形成されていない電極を複数並設して構成し、前記半導 30 体素子と対向する回路基板上の実装面領域において突起 状の接続パッド部を前記各電極に対向する位置に複数並 設し、該各突起状の接続パッド部と前記各電極の間を前 記異方性導電フィルムに内在する導電粒子で接続して構 成したことを特徴とする半導体素子実装構造体である。 【0013】また本発明は、半導体素子を異方性導電フ ィルムにより回路基板に実装したフリップチップアタッ チ方式の半導体素子英装構造体において、前記半導体素 子をバンプが形成されていない電極を複数並設して構成 し、前記半導体素子と対向する回路基板上の実装面領域 において接続パッド部を前記各電極に対する間隙を狭め で対向する位置に複数並設し、該各接続パッド部と前記 各電極の間を前記異方性導電フィルムに内在する導電粒 子で接続して構成したことを特徴とする半導体素子実装 構造体である。

【0014】また木発明は、半導体素子を異方性導電フ ィルムにより回路基板に実装したフリップチップアタッ チ方式の半導体系子実装構造体において、 前記半導体条 子をパンプが形成されていない電極を複数並設して構成 し、前記半導体素子と対向する回路基板上の実装面領域 【0009】この異方性特定フィルム方式の振続組立図。55。において複数の配線パターンの各々に接続された茨起状 の接続パッド部を前記各電極に対向する位置に複数並設 し、該各突起状の接続パッド部と前記各電極の間を前記 異方性導電フィルムに内在する導電粒子で接続して構成 したことを特徴とする半導体素子実装構造体である。

【0015】また本発明は、半導体索子を異方性導電フ ィルムにより回路差板に実装したフリップチップアタッ チ方式の半導体素子実装構造体において、前記半導体素 子をパンプが形成されていない電極を複数並設して構成 し、前記半導体素子と対向する回路基板上の実装領域に おいて複数の配線パターンの各々に接続され、局部的に 変形させることによって突起した技術パッド部を前記各 電極に対向する位置に複数並設し、該各突起した接続パ ッド部と前記各電極の間を前記異方性導電フィルムに内 在する導電粒子で接続して構成したことを特徴とする半 導体素子実装構造体である。

【0016】また本発明は、半導体素子を異方性導電フ ィルムにより回路基板に実装したフリップチップアタッ チ方式の半導体素子実装構造体において、前記半導体素 子をパンプが形成されていない電極を複数並設して構成 し、前記半導体素子と対向する回路基板上の実装領域に 20 おいて下層につながった接続パッド部のみを前記各電極 に対向する位置に複数並設し、該各接続パッド部と前記 各電極の間を前記異方性等電フィルムに内在する等電粒 子で接続して構成したことを特徴とする半導体紫子実装 構造体である。

【0017】また本発明は、バンプを形成していない蓮 極を複数並設した半導体素子と、半導体素子の側に突起 状に変形した準体で形成された接続パッド部を前記各電 極と対向するように複数並設した回路差板とを異方性導 電フィルムを介して接続接着して構成したことを特徴と する半導体素子実装構造体である。

【0018】また本発明は、フレキシブル回路基板に異 方性導電フィルムを貼付ける異方性導電フィルム貼付工 程と、該異方性導電フィルムを貼付けたフレキシブル回 路基板を、バンプを形成していない電極を複数並設した 半導体素子に対して位置合わせして搭載する搭載工程 と、該搭載工程で半導体素子に対して搭載されたフレキ シブル回路基板に対して前記各電極の配置に対応して形 成された複数の突起を有する加熱ヘッドを押しつけるこ とによってフレキシブル回路基板上に形成された準体を 突起状に変形させて複数の接続パッド部を形成して該各 接続パッド部と前記各電極との間を異方性導電フィルム に内在する導電粒子で接続する加熱ヘッド押付工程とを 有することを特徴とする半導体系子実装方法である。

【0019】また木発明は、バンプを形成していない車 極を複数並設した半導体素子に異方性導電フィルムを貼 付ける異方性連電フィルム貼付工程と、フレキシブル回 路基板を、前記異方性導電フィルムを貼付けた半導体素 子に対して位置合わせして搭載する搭載工程と、該搭載 工程で半導体条子に対して招載されたフレキシブル回路。 致しする実起を形成しておき、電視位置のみを印加してハッ

基板に対して前記各電極の配置に対応して形成された複 数の突起を有する加熱ヘッドを押しつけることによって フレキシブル回路基板上に形成された導体を突起状に変 形させて複数の接続パッド部を形成して該各接続パッド 部と前記各電極との間を異方性導電フィルムに内在する 導電粒子で接続する加熱ヘッド押付工程とを有すること を特徴とする半導体素子実装方法である。

【0020】また本発明は、バンプを形成していない電 極を複数並設した半導体素子と、導体からなる突起を有 する接続パッド部を複数並設した回路基板とを、異方性 運電フィル ムで接続接着して構成したことを特徴とする 半導体素子実装構造体である。

【0021】また本発明は、前記半導体紫子実装構造体 において、前記導体からなる突起を、導電性接着剤の硬 化物で形成したことを特徴とする。

【0022】また本発明は、前記半導体素子実装構造体 において、前記導体からなる突起を、金属材料で形成し たことを特徴とする。

【0023】また本発明は、バンプを形成していない電 極を複数並設した半導体素子と、ピアホール上に形成し た接続パッド部を複数並設した回路差板とを、異方性導 電フィルムで接続接着して構成したことを特徴とする半 導体素子実装構造体である。

【0024】以上説明したように前記構成によれば、半 導体素子に並設された多数の電極上に金バンプを形成す ることなく、半導体素子に並設された多数の電極の各々 と回路基板に前記電極に対応させて並設された接続パッ ド部との間において主に圧力を受けるようにして異方性 導電フィルムに内在する導電粒子によって確実に圧着接 続して低抵抗で接続することができ、極めて低コストで 高信頼性を有する半導体ベアチップ実装を実現すること ができる。即ち半導体衆子が対向する実装面領域におけ る電極と接続バッド部とが対向する接続部においてのみ 導電粒子が加圧され、この接続部以外の箇所において導 電粒子が加圧されないので、良好な低抵抗で接続するこ とができる。

[0025]

【発明の実施形態】本発明に係るバンプを形成していな い半導体素子 (以下では、パンプレス半導体チップと記 40 す)を異方性専電フィルムを用いて回路基板にフリップ チップアタッチ実装する方式(以下では、バンプレスの フリップチップアタッチ実装方式と記す)の実施の形態 について図を用いて説明する。

【0026】まず本発明に係る第1の実施の形態につい て図1~図7を用いて説明する。

【0027】本第1の実施の形態は、フレキシブルブリ ント基板とパットレス半導体チップを異方性導電フィル ムを介して加熱圧着する際に、加熱圧着ヘッドの先端部 に、パッドレス半導体チップの電極位置、サイズに対応 ドレス半導体チップをフレキシブルプリント基板に異方 性導電フィルムでベアチップ実装することである。

【0028】図3には、本発明に係る第1の実施の形態 で用いる加熱圧着ヘッドの一実施の形態を示す斜視図で ある。図4は、加熱圧着ヘッドに形成された突起を角形 に形成した場合を示す部分拡大図であり、図5は、加熱 圧着ヘッドに形成された突起を円形に形成した場合を示 す部分拡大図である。即ち、本発明に係る加熱圧着ヘッ ドラの全体の大きさは、使用するパンプレス半導体チッ プ (バンプレス半導体素子) 1の大きさとほぼ同じか、 もしくは少し大きい程度に作られる。このヘッド5の先 端部には、バンプレス半導体チップ1に配置されたAl 等の電極15に対応して凸形状の突起4が必要数形成さ れる。この突起4のサイズは、半パンプレス導体チップ 1の電極15のサイズより多少大きくても差し支えない が、あまりにも大きい場合には接続に不具合が生じる。 従って、突起4のサイズは、バンプレス半導体チップ1 の電極15のサイズ以下であることが好ましい。突起4 の高さは、使用するフレキシブルプリント基板2aのト ータルフィルム厚(ベース材、カバー材、銅箔配線パタ ーン)により異なるが、一般的には(). 003mm~ 0.3mm程度が好ましい。一方、突起4の高さが、使 用するフレキシブルブリント基板2aのトータルフィル ム厚より厚くなると、加熱圧着ヘッドうとフレキシブル プリント基板2aとが接触しなくなるため、熱が異方性 導電フィルム3に伝わらず、エポキシ樹脂が硬化しな い。従って、加熱圧着ヘッド5に形成された突起4の高 さは、使用するフレキシブルプリント基板2aのトータ ルフィルム厚以下とすることが好ましい。ヘッドの突起 4の形状についてはとくに制限はなく、図4に示す角形 30 4 a、図5に示す円形4 b、楕円形などから選択するこ とができる。また、この突起4には必要に応じてテーパ をつけることもできる。

【0029】また加熱圧着ヘッドラにおける突起4はエ ッチング法などにより容易に製作することができる。

【0030】次に、バンプレスのフリップチップアタッ **チ実装方式でパンプレス半導体チップ1を回路基板であ** るフレキシブルプリント基板2aに接続実装する方法に ついて説明する。

【0031】フレキシブル基板23は、フレキシブル基 40 材7上に配線パターンSが形成されて構成される。そし て各配線パターンSの端部に接続パッド部が形成され ひ.

【0032】異方性評電フィルム3は、未硬化のエボギ シ樹脂9の中に導電粒子10を分散させたフィルムで形 成される。この導電粒子として、ニッケルなどの金属粒 子、または金メッキが施されたニッケルなどの金属粒 子、またはプラスチック粒子にニッケル皮膜及び金メッ キ皮膜を形成した粒子等が多く用いられる。

は、使用する異方性導電フィルム3により多少異なるが 約170~200℃、約5~20秒、約5~400MP a (突起24のセンタ部単位面積あたりの圧力) が好ま しい。圧力が約5MPaより低い場合には、異方性導電 フィルム3の導電粒子が変形せず、良好な接続状態にな らない場合がある。また、圧力が約400MPaより高 い場合には、バンプレス半導体チップ1を破壊する場合 がある。また、必要に応じて加熱圧着ヘッドラとフレキ シブルプリント基板2aとの間に、シリコン樹脂、テフ 10 ロン樹脂、金属フィルム等のクッション材を挿入して圧

8

【0034】上記加熱圧着ヘッド5による加熱圧着方法 としては、次の2通りがあり、いずれの方法も採用可能

若する方法をとることもできる.

【0035】(a)図6に示すように、パンプレス半導 体チップ1に異方性導電フィルム 3を貼付けておき、こ れをフレキシブルプリント基板2aに搭載し、上記加熱 圧着ヘッドラを用いて加熱圧着する方法。

【0036】(b)図7に示すように、フレキシブルブ リント基板2aに異方性導電フィルム3を貼付けてお き、これにパンプレス半導体チップ 1 を搭載し、上記加 熱圧着ヘッドラを用いて加熱圧着する方法。

【0037】図1には、上記加熱圧着ヘッド5による加 熱圧着状態を示す。図1に示すように、異方性導電フィ ルム3をバンプレス半導体チップ1またはフレキシブル プリント基板2aに貼付けておき、次に上記パンプレス 半導体チップ1を定盤6上に位置合わせ搭載し、次に、 突起4をA1等のチップ電極15に相当する位置に設け た加熱圧着ヘッドラを用いて、フレキシブルプリント基 板2aの側からパンプレス半導体チップ1の側に、約1 70~200℃、約5~20秒、約5~400MPaの 加熱圧着条件で加熱圧着すると、フレキシブルプリント 基板2a上のチップ電極15に対向する部分において突 起4の形状に做って基材7と共に配線パターン(導体) 8の接続パッド部が突起状に変形し、この変形した突起 状の接続パッド部14とチップ電極15との間において 導電粒子10によって低い抵抗値で電気的に接続される と共にエポキシ樹脂9が硬化されて実装されることにな る。そして、この接続部以外の導電粒子は圧力を受けな いため元の分散状態を保ったままであり、隣接電極間の 絶縁性について確保される。このようにして、図2に示 す半導体素子実装構造体を得ることができる。図2に示 すようにプレキシブルプリント基板2aが凹に変形した 構造となるが、実用上特に問題はない。

【0038】次に、以上説明した第1の実施の形態につ いて、更に具体的に実施例として説明する。。

[0039]

【実施例1】 パッドレス半導体チップとして次に示す試 験チップを用いた。

厚さ: 0. 45mm

接続パッドサイズ:0.105×105mm

接続パッドピッチ: 0. 13 mm

接続配置:周辺4辺

フレキシブルプリント基板2 aには、2層配線構造のフレキシブル基板(約0.075mm厚)を用いた。銅配線は厚さ約0.035mmを使用した。チップ接続の配線幅は約0.09mm、配線間の間隔は約0.04mmとした。接続抵抗を4端子法で測定できるよう上記試験チップ1及びフレキシブルプリント基板2aの配線を設 10計した。

【0041】フレキシブルプリント基板2aのチップ接 統領域に、0.2~0.3μm程度の厚さの金メッキが 施された直径約0.008mmのニッケル導電粒子と未 硬化エポキシ樹脂と(配合割合は体積比で10:90~ 20:80程度)からなる異方性導電フィルム3を貼り 付けた。次に上記バッドレス半導体チップ1を位置合わ せ搭載した。次に、約0.08mm角、高さ約0.07 5mmの突起4をチップ電極に相当する位置に設けた加 **熱圧着ヘッド5を用いて、フレキシブルプリント基板の 20** 関からチップの側に加熱加圧した。その結果配線パター ン(導体)8の接続パッド部が突起状に変形し、この変 形した突起状の接続パッド部14とチップ電極15との 間において導電粒子10によって接続されると共にエボ キシ樹脂9が硬化されて実装されることになる。 圧着温 度は約200℃、時間は約20秒、突起4の先端部単位 面積あたりの圧力は約100MPaで行なった。接続端 子の接続抵抗は平均25mΩ程度であり十分に低い抵抗 値が得られた。

[0042]

【実施例2】パッドレス半導体チップ1およびフレキシ ブルプリント基板は、上記実施例1と同一の部材を用い た。半導体チップの電極間の全面に、0.2~0.3μ m程度の厚さの金メッキを施した直径約0.008mm のニッケル導電粒子と未硬化エポキシ樹脂と(導電粒子 と未硬化エポキシ樹脂との配合割合は体積比で10:9 0~20:80程度) からなる異方性導電フィルム3を 貼り付けた。次に上記チップ1をフレキシブルプリント 基板2aに位置合わせ搭載した。次に、直径約0.08 mm、高さ約0.050mmの突起4をチップ電極に相 40 当する位置に設けた加熱圧着ヘッド5を用いて、フレキ シブルプリント基板の側からチップの側に加熱加圧し た。その結果配線パターン(導体)8の接続パッド部が 突起状に変形し、この変形した突起状の接続パッド部1 4とチップ電極15との間において導電粒子10によっ て接続されると共にエポキシ樹脂9が硬化されて実装さ れることになる。圧着温度は約200℃、時間は約20 砂、突起4の先端部単位面積あたりの圧力は約200M Paで行なった。接続端子の接続抵抗は平均30mΩ程 厚であり十分に低い抵抗値が得られた。

[0043]

【実施例3】パッドレス半導体チップ 1 およびフレキシ ブルプリント基板2aは、上記実施网1と同一の部材を 用いた。フレキシブルプリント基板のチップ接続領域 に、O. 2~O. 3μm程度の厚さの金メッキを施した 直径約0.008mmのニッケル導電粒子と未硬化工ポ キシ樹脂と(導電粒子と未硬化エポキシ樹脂との配合割 合は体積比で10:90~20:80程度) からなる異 方性導電フィルム3を貼り付けた。次に上記チップ1を 位置合わせ搭載した。次に、直径約0.08mm、高さ 約0、050mmの突起をチップ電極に相当する位置に 設けた加熱圧着ヘッド5を用いて、フレキシブルブリン ト基板の側からチップの側に加熱圧着した。その結果配 線パターン(導体)8の接続パッド部が突起状に変形 し、この変形した突起状の接続パッド部14とチップ電 極15との間において導電粒子10によって接続される と共にエポキシ樹脂9が硬化されて実装されることにな る。圧着温度は約200℃、時間は約20秒、突起4の 先端部単位面積あたりの圧力は約200MFaで行なっ た。接続端子の接続抵抗は平均30mΩ程度であり十分 に低い抵抗値が得られた。

[0044]

【実施例4】パッドレス半導体チップ1およびフレキシ プルプリント基板2aは、上記実施例1と同一の部材を 用いた。フレキシブルプリント基板のチップ接続領域 に、直径約0、005mmのプラスチック粒子の表面に ニッケルメッキ皮膜(厚さ0.3~0.6μm程度)お よび金メッキ皮膜(厚さO. 2~O. 1μm程度)を形 成した導電粒子と未硬化エポキシ樹脂と(導電粒子と未 30 硬化エポキシ樹脂との配合割合は体積比で10:90~ 20:80程度)からなる異方性導電フィルム3を貼り 付けた。次に上記チップ1を位置合わせ搭載した。次 に、約0.08mm角、高さ約0.08mmの突起4を チップ電極に相当する位置に設けた加熱圧着ヘッドうを 用いて、フレキシブルプリント基板の側からチップの側 に加熱圧着した。その結果配線パターン(導体)8の接 統パッド部が突起状に変形し、この変形した突起状の接 続パッド部14とチップ電極15との間において運電位 子10によって接続されると共にエポキシ樹脂9が硬化 されて実装されることになる。圧者温度は約200℃、 時間は約20秒、突起4の先端部単位面積あたりの圧力 は約200MPaで行なった。接続端子の接続抵抗は平 均35mΩ程度であり十分に低い抵抗値が得られた。 【0045】次に本発明に係る第2の実施の形態につい て図8~図11を用いて説明する。

【0046】本第2の実施の形態は、回路基板20上に 形成される配線パターン8が異方性運電フィルム3が配置される領域まで入り込んで設置される場合には上記配 線パターンの接続パッド部に導体からなる突起11を形 のであか、回路基板2で上に形成される配線パターンS

が異方性導電フィルム3が配置される領域まで入り込ま ないように設置する場合には上記配線パターン8と下層 を通して接続された独立した接続パッド部12を形成す ることである。図8には、回路基板20に形成された銅 等の配線パターン上の接続パッド部に導体からなる突起 11を形成した実施の形態を示す。また、図9には、バ ンプレス半導体チップ 1 を異方性導電フィルム 3を用い て回路基板26に加熱圧着して接続実装したときの断面 形状を示す。図9に示すように、回路基板26上におい て上記配線パターン8の接続パッド部に導体からなる突 10 従って、突起11、12のサイズは半導体チップの電極 起11を設けることによりチップ電極15と突起11と の間以外での導電粒子10が加圧されることがなくパン プレス半導体チップ 1 と基板 2 b との間での直接接触を 防止することができる。

【0047】ところで、回路基板26上への突起11の 形成は、多数個に裁断する前に一括形成が可能であるた め、半導体チップへのバンプ形成と比べて極めて低コス トとなる。この突起11としては、銅、ニッケルなどの 金属材料、あるいは銀、金、銅、ニッケルなどの導電性 接着剤の硬化物を用いる。

【0048】また、図10に示すように多層プリント基 板2cでは内層配線からビアホールを介して表面層に配 繰し、この独立した配線自体を接続パッド部(導体から なる突起) 12とすることができる、この方法では、独 立した接続パッド部(導体からなる突起)12を形成の ために新たな工程を要しない。この実施の形態では、多 層プリント基板2cの表面に配線パターンSが形成さ れ、上記接続パッド部(導体からなる突起)12の厚さ を配線パターン8の厚さとほぼ同様にする場合には、異 方性導電フィルム 3 が設置される領域に配線パターン 8 30 が入り込まないようにして、チップ電極15と接続パッ ド部12との間以外では、導電粒子10が加圧されるこ とがないので、チップ電極15と接続パッド部12との 間において専電粒子10が加圧されて低い抵抗値で接続 することが可能となる。

【0049】以上述べたように、異方性導電フィルム3 によるフリップチップアタッチ実装において、回路基板 26、2cの接続パッド部に導体からなる突起11、1 2を形成することにより、一層の低コスト化を実現する ことができる、

【0050】回路基板2bの接続パッド部に金属材料か らなる突起11は、プリント配線板製造工程において部 分メッキ方により容易に形成することができる。 導電性 接着剤の硬化物からなる突起11は、プリント配線模製 造工程において導定性接着剤をスクリーン印刷あるいは マイクロディスペンス塗布により電極パッド部に供給 し、これを加熱処理することにより容易に形成すること ができる。

【0051】回路基板2cの接続パッド部に企属材料が らなる突起】2を形成する別の方法は、図10、および、50、た。圧塩温度は約200℃、圧力は約6kg、時間は約

12

図11に示すように、多層プリント配線板2cの場合、 スルーホール13を通して内層と電気的に導通のある独 立した接続パッド部12を表面層に形成する方法であ る。この方法は、突起を形成するためのあらたなプロセ スを必要としないというメリットがある。

【0052】回路基板2b、2cの接続パッド部に設け る導体からなる突起11、12のサイズは、半導体チッ プの電極15のサイズより多少大きくても差し支えない が、あまりにも大きい場合には接続に不都合が生じる。 15のサイズ以下であることが好ましい。また、導体か らなる突起11、12の高さは、約0.003mm~ 0.3mmが好ましい。高さが約0.003mm以下の 場合には、電極部以外の箇所でも半導体チップ1と回路 益板2b、2cとが異方性導電フィルム3の導電粒子1 0を介して接触する問題が生じる。突起11、12の高 さが0.3mm以上になると1回の工程で突起を形成す ることが困難になると共に、接続ピッチが狭い場合に隣 接パッドでショートを起こす問題が生じる。導体からな 20 る突起11、12の形状は、円形、角形などとくに限定 されない。本発明に用いる回路差板2b、2cは、リジ ットプリント基板、フレキシブルプリント基板、セラミ ック基板、薄膜基板などの使用が可能で、特に限定され

【0053】次に、以上説明した第2の実施の形態につ いて、更に具体的に実施例として説明する。

[0054]

【実施例5】バンプレス半導体チップ1として次に示す 試験チップを用いた。

【0055】サイズ: 8mm角

厚さ: O. 45mm

接続パッドサイズ:0.105×105mm

接続パッドピッチ: O. 13mm

接続配置:周辺4辺

回路基板2bとして6層ガラスエポキシ基板(FR4) を用い、チップ電価15に対応する接続用配線(銅厚 さ:約0.012mm)8を形成した。配線の幅は約 0.09mm、配線間の間隔は約0.04mmとした。 投続抵抗を4端子法で測定できるよう上記試験チップ及 40 び回路基板の配線を設計した。

【0056】上記回路基板2bの接続端子部にスクリー ン印刷法で熱硬化性導電性接着剤(Agペースト)パタ ーンを形成し、約150℃で1時間硬化させ、約0.0 Smm角、高さ約0.04mmの突起11を形成した。 次に、この回路差板26のチップ接続領域に、実施例1 ~3と同様な直径0.008mmの金メッキニッケル導 電粒子と未硬化工ポキシ樹脂とからなる異方性薄電フィ ルム3を貼り付けた。次に上記パンプレス半導体チップ 1を位置合わせ搭載後該チップを加熱ペッドで圧着し

20秒で行った。接続端子の接続抵抗は平均10mΩ程 度であり、十分に低い抵抗値が得られた。

[0057]

【実施例6】バンプレス半導体チップ 1 は実施例5と同 ーチップを用いた。回路基板2bとして4層ガラスエポ キシ基板(FR4)を用い、チップ電極15に対応する 接続用配線(銅厚さ:約0.012mm)8を形成し た。配線の幅は約0.09mm、配線間の間隔は約0. O.4 mmとした。この基板のチップ接続パッド部には、 さらに金/ニッケル/鋼からなる約0.08mm角、高 さ約0.015mmの突起11をメッキ法で形成した。 次に、この回路基板26のチップ接続領域に、実施例1 ~3と同様な直径0.008mmの金メッキニッケル導 電粒子と未硬化エポキシ樹脂とからなる異方性導電フィ ルム3を貼り付けた。次に上記パンプレス半導体チップ 1を位置合わせ搭載後該チップを加熱ヘッドで圧着し た。圧着温度は約200℃、圧力は約6kg、時間は約 20秒で行った。接続端子の接続抵抗は平均10mΩ程 度であり十分に低い抵抗値が得られた。

[0058]

【実施例7】バンプレス半導体チップ 1 は実施例うと同 ーチップを用いた。回路基板2bとして転写法により作 成した4層ガラスエポキシ基板を用いた。チップ接続領 域における配線信は約0.09mm、配線間隔は約0. Q4mmとした。転写法による基板は、チップ接続パッ ド部に金/ニッケルからなる約0.08mm角、高さ約 0.025mmの突起11が形成されている。次に、こ の回路基板26のチップ接続領域に、実施例1~3と同 様な直径約0.008mmの金メッキニッケル導電粒子 と未硬化エポキシ樹脂とからなる異方性導電フィルム3 30 た。 を貼り付けた。次に上記パンプレス半導体チップ1を位 置合わせ搭載後該チップを加熱ヘッドで圧着した。圧着 温度は約200℃、圧力は約6kg、時間は約20秒で 行った。接続端子の接続抵抗は平均10mΩ程度であり 十分に低い抵抗値が得られた。

[0059]

【実施例8】バンプレス半導体チップ 1 は実施例うと同 一チップを用いた。回路基板2bとして6層セラミック 益板を用い、チップ電極に対応する接続用配線を形成し た。配線幅は約0.09mm、配線間隔は約0.04m-40 mとした。この基板の表面配線層のチップ接続パッド部 には、さらに金/ニッケル/銅からなる約0.08mm 角、高さ約0.015mmの突起11をメッキ法で形成 した。次に、この回路基板のチップ接続領域に、実施例 1~3と同様な直径約0.008mmの金メッキニッケ ル導電粒子と未硬化エポキシ樹脂とからなる異方性導電 フィルム3を貼り付けた。次に上記パンプレス半導体チ ップ1を位置合わせ搭数投該チップを加熱へッドで圧着 した。圧若温度は約200℃、圧力は約6kg、時間は 約20秒で行った。接続端子の接続抵抗は平均10mΩ 50

程度であり十分に低い抵抗値が得られた。

[0060]

【実施例9】パンプレス半導体チップ1、回路基板2b は実施例5と同一部材を用いた。

【0061】この回路基板21のチップ接続領域に、実 施例4と同様な直径約0.005mmのプラスチック粒 子の表面に金皮膜およびニッケル皮膜を形成した導電粒 子と未硬化エポキシ樹脂とからなる異方性導電フィルム を貼り付けた。次に上記パンプレス半導体チップ1を位 置合わせ搭載後該チップを加熱ヘッドで圧着した。圧着 温度は約200℃、圧力は約6kg、時間は約20秒で 行った、接続端子の接続抵抗は平均15mΩ程度であり 十分に低い抵抗値が得られた。

[0062]

【実施例10】パンプレス半導体チップ1は実施例うと 同一チップを用いた。回路基板2bとして2層配線フレ キシブルプリント基板を用いた。銅配線厚は約0.03 5mm、チップ接続領域における配線幅は約0.09m。 m、配線間隔は約0.04mmとした。この差板のチッ プ接続パッド部には、さらに金/ニッケル/銅からなる 約0.06mm角、高さ約0.012mmの突起11を メッキ法で形成した。次に、この回路基板のチップ接続 領域に、実施例1~3と同様な直径約0.008mmの 金メッキニッケル等電粒子と未硬化エポキシ樹脂とから なる異方性導電フィルム3を貼り付けた。次に上記パン プレス半導体チップ1を位置合わせ搭載後該チップを加 熱ヘッドで圧着した。圧着温度は約200℃、圧力は約 6 kg、時間は約20秒で行った。接続端子の接続抵抗 は平均10mΩ程度であり十分に低い抵抗値が得られ

[0063]

【実施例】1】バンプレス半導体チップ1は実施例うと 同一チップを用いた。回路基板2cとして4層ガラスエ ポキシ基板(FR4)を用い、チップ電極15に対応す る接続パッド部12はスルーホール13を介して内層か ら引き回した(図10、図11に示す。)。接続パッド 部12の表面には、ニッケル及び金メッキを施した。次 に、この回路基板のチップ接続領域に、実施例1~3と 同様な直径約0.008mmの金メッキニッケル導電粒 子と未硬化エボキシ樹脂とからなる異方性導電フィルム 3を貼り付けた。次に上記パンプレス半導体チップ 1を 位置合わせ搭載後チップを加熱ヘッドで圧着した。圧着 温度は約200℃、圧力は約6kg、時間は約20秒で 行った。接続端子の接続抵抗は平均10mΩ程度であり 十分に低い抵抗値が得られた。

【発明の効果】本発明によれば、揺めて低コストで、高 信頼性を有する半導体ペアチップ実装を実現することが 可能となり、工業的効果が大きい。

【0005】また本元明によれば、パンプレス半導体手

ップを回路基板に異方性導電フィルムを用いて短絡する ことなく低抵抗で接続して極めて低コストで、高信頼性 を有する半導体ベアチップ実装を実現することができる 効果を奏する。

【図面の簡単な説明】

【図1】本発明に係るパンプレスのフリップチップアタ ッチ実装方式の第1の実施の形態を示す断面図である。

【図2】図1に示す実装方式で実装された半導体素子実 装構造体を示す断面図である。

【図3】図1に示す加熱圧着ヘッドを示す斜視図であ

【図4】加熱圧着ヘッドに形成する突起の形状の一実施 の形態を示す拡大図である。

【図5】加熱圧着ヘッドに形成する突起の形状の他の実 施の形態を示す拡大図である.

【図6】図1に示す第1の実施の形態において異方性導 電フィルムをバンプレス半導体チップに貼り付ける場合 を示した図である。

【図7】図1に示す第1の実施の形態において異方性導 電フィルムをフレキシ回路基板に貼り付ける場合を示し た図である。

【図8】本発明に係るパンプレスのフリップチップアタ ッチ実装方式の第2の実施の形態を説明するための回路 基板に形成した独立した接続バッド部の一実施の形態を 示す斜視図である。

【図9】図8に示す回路基板上に形成された接続パッド 部を用いて実装した半導体素子実装構造体を示す断面図 である.

【図10】本発明に係るバンプレスのフリップチップア タッチ実装方式の第2の実施の形態を説明するための回 路基板に形成した独立した接続パッド部の他の実施の形 態を示す斜視図である。

【図11】図10に示す回路基板上に形成された接続パ ッド部を用いて実装した半導体素子実装構造体を示す断 面図である。

【図12】従来のワイヤボンド法によるベアチップ実装 10 構造を示す図である。

【図13】従来の金パンプと半田によるペアチップ実装 構造を示す図である。


【図14】従来の金パンプと導電性接着剤によるペアチ ップ実装構造を示す図である。


【図15】従来の金パンプと異方性導電フィルムによる ベアチップ実装構造を示す図である。

【図16】従来の金パンプと異方性導電フィルムによる ベアチップ実装構造組立て法を示す図である。

【符号の説明】

2a…フレキシブルプ 1…パンプレス半導体チップ、 2 c…回路基板、 リント基板、 26…回路基板、 3…異方性導電フィルム、 4…突起、 5…加熱圧着 9…エポキシ ヘッド、 8…配線パターン(導体)、 10…導電粒子、 11…導体からなる突起 (接続パッド部)、 12…突起(接続パッド部)、 13…突起状の接続パッド部、 15…電極





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.